PARTIAL TRANSLATION OF JP 2(1990)-69826 A

Publication Date: March 8, 1990

Title of the Invention: SYSTEM FOR CONTROLLING INSTRUCTION

WITH CONDITION

Patent Application Number: 63-222903

Filing Date: September 6, 1988

Inventors: Hiromi KOMINE

Applicant: FUJITSU LTD

(Page 3, lower left column, line 1-lower right column, line 6) [Example]

Figure 2 is a block diagram showing the configuration of a circuit of an example of the present invention.

The same reference numerals denote the same objects through the whole drawings.


In Figure 2, F_0 - F_{15} denote condition flags, and STK denotes a register for storing one of the condition flags.

When an instruction with a condition is inputted to an instruction decoder 30, a selector 50 selects a flag name (e.g., F_0) used on the condition. Then, a signal indicating that the instruction with a condition has a flag name of F_0 is given to the register 70 as an STK, and the value selected by the selector 50 is inputted to the STK of the register 70 to be temporarily stored therein.

At this time, in the case of a calculation instruction in which the value of F_0 is changed (e.g., the calculation result is changed from positive to negative), another value (e.g., "1" \rightarrow "0") is inputted for F_0 from an execution unit 60, whereby the value of F_0 is changed.

When an instruction with a condition having a condition name of STK is inputted to the instruction decoder 30, the instruction decoder 30 decodes this instruction and sends a flag selection signal to the selector 50. Then, the selector 50 selectively reads the STK input, and the execution

unit 60 executes the instruction with a condition of STK. In this manner, the instruction can be executed on the same condition as the initial condition of F_0 .



block diagram showing the configuration of a circuit of an example of the present invention

Fig. 2

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02069826 A

(43) Date of publication of application: 08.03.90

(51) Int. CI

G06F 9/38

G06F 9/26

G06F 9/28 G06F 9/32

(21) Application number: 63222903

(22) Date of filing: 06.09.88

(71) Applicant:

FUJITSU LTD

(72) Inventor:

KOMINE HIROMI KARIBE HIROHISA


(54) SYSTEM FOR CONTROLLING INSTRUCTION WITH CONDITION

COPYRIGHT: (C)1990,JPO&Japio

(57) Abstract:

PURPOSE: To execute plural instructions with conditions which are not simultaneous to the same conditions by providing a second register which reads data by means of a selection control signal being the output of an instruction decoder and inputs it to a selector when the conditions are the same as the preceding ones.

CONSTITUTION: When data showing the instructions with conditions are inputted to the instruction decoder 300, it is decoded, outputted to a processor unit 600, and the selection control signal is outputted to a selector 500. Consequently, data which is temporarily stored in a second register 700 is selected and read when the conditions are the same as the preceding ones in the selector 500, and data is used in the processor unit 600 as the conditions of the non-operation instructions, whereby the instructions with conditions are executed. Thus, the plural instructions with conditions which are not simultaneously with respect to the same conditions can be executed.



19 日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A)

平2-69826

®Int.Cl.⁵	識別記号	•	庁内整理番号	④公開	平成 2年(199	90)3月8日
G 06 F 9/3 9/2 9/2 9/3	6 320	J B F	7361-5B 7361-5B 7361-5B 7361-5B			
	•		審査請求	未請求	請求項の数 1	(全5頁)

図発明の名称 条件付命令制御方式

②特 顧 昭63-222903

@出 願 昭63(1988)9月6日

⑩発 明 者 小 峰 ひ ろ み 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 雁 部 洋 久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

20代 理 人 弁理士 井桁 貞一

明 細 書

1. 発明の名称

条件付命令制御方式

2. 特許請求の範囲

命令又は条件付命令を示すデータを入力して、該データの内容を解読するインストラクションデコークの出力の命令又は条件付命令を示すデータを入力して、該データの内容を実行するプロセックを入力におけるのでは、該データの内容を実行するプロセッサにおけること、该プロセッサニーのは数の出力を選択して、該インストラクションデコーダの出出力の対限により、1つの入力を選択して、カカカを選択して、方のにより、1つの入力を選択したがよりのよりにより、1つの入力を選択して、カカカをはいて、

終インストラクションデコーダからの条件付命令を示す信号により、該セレクタの出力をひき込んで記憶し、次の条件付命令を示すデータをイン

ストラクションデコーダから出力する時に、該条件が前回の条件と同一の時、該インストラクションデコーダの出力の選択制御信号により読み出して該セレクタに入力する第2のレジスタ(700)を設け、該プロセッサユニットにおいて同一条件で同時でない複数の条件付命令を入力して実行するようにしたことを特徴とする条件付命令制御方式。

3. 発明の詳細な説明

(概 要)

演算と非演算命令を同時に実行処理するプロセッサにおける条件付命令の制御方式に関し、

同じ条件に対して、同時ではない複数の条件付命令の実行を可能にする条件付命令制御方式を提供することを目的とし、

命令又は条件付命令を示すデータを入力して、 データの内容を解説するインストラクションデコ ーダと、インストラクションデコーダの出力の命 令又は条件付命令を示すデータを入力して、デー タの内容を実行するプロセッサユニットと、プロ

特開平2-69826(2)

(産業上の利用分野)

本発明は、演算と非演算命令を同時に実行処理 するディンクルングナルプロセッサ(以下DSP と 称する)における条件付命令の制御方式の改良に

ジャンプ命令等の非演算命令を同時に実行処理する実行ユニット6に送出する。

実行ユニット 6 において、上記演算 A と条件 x を満たす場合に条件付命令 ① を同時に実行する。そして次のステップ以降において条件付命令を実行するために、実行ユニット 6 における演算 A の結果により決まるフラグ (*1*又は*0*)をレジスタ 4 の例えば Foに 書き込んで一時記 位する。

レジスタ 4 のフラグ Po~Fis には、実行ユニット 6 における演算結果の状態を示す信号を入力する。例えば演算結果の正負を示す場合には、Poに(正の時には"1"、負の時には"0"のように)、 又演算結果がオーバーフローした時にはFiに入力する

次のステップ(2)で、第3図に示す演算Bと条件 yを満たす場合に条件付命令②を同時に実行する。 尚、実行ユニット 6 に条件付命令を入力した時、 インストラクションデコーダ 3 からのフラグ選択 信号により、セレクタ 5 においてレジスタ 4 から の入力のうち対応するフラグを選択する。 関するものである。

この際、同じ条件に対して、同時ではない複数 の条件付命令の実行を可能にする条件付命令制御 方式が要望されている。

〔従来の技術〕

第3図は一例の命令の記述を示す図である。

第4図は従来例の回路の構成を示すプロック図 である。

第4図において、DSP のシーケンス制御部(図示しない)内の命令を示すデータを書き込んで記憶した記憶回路(以下命令RON と称する) 1 から、第3図に示す演算 A を行う命令(例えば 2 個のデータの乗算)と、条件 x を満たす場合(例えばデータの転送)を行うことを示すデータ(ステップ(1))を読み出し、インストラクションレジスク2を介してインストラクションデコーダ3において、上記ステップ(1)のデータを解読し、演算命令と転送、

(発明が解決しようとする課題)

しかしながら上述の回路構成においては、演算Aを行った結果実行ユニットからFoに別の値(例えば"1"ー"0°)が入力されるとFoの中は変化してしまい、演算Bと同時に行う条件付命令②の条件(例えば"1")を満たすことはできず、条件付命令②の実行ができなくなるという問題点があった。

したがって本発明の目的は、同じ条件に対して、 同時ではない複数の条件付命令の実行を可能にす る条件付命令制御方式を提供することにある。

(課題を解決するための手段)

上記問題点は第1図に示す回路構成によって解 決される。

即ち第1図において、命令又は条件付命令を示すデータを入力して、データの内容を解読するインストラクションデコーダ300 と、インストラクションデコーグの出力の命令又は条件付命令を示すデータを入力して、データの内容を実行するプロセッサユニット600 と、プロセッサユニットに

特開平2-69826(3)

(作用)

第1図において、インストラクションデコータ 300 に条件付命令を示すデータが入力されると、 インストラクションデコーダ300 においてこれを 解説し、プロセッサユニット600 に向けて送出すると共に、選択制御信号をセレクタ500 に向けて出力する。

そしてセレクタ500 において、レジスタ400 の 入力のうち所定の1つの入力を選択してプロセッ サユニット600 に向けて出力すると共に、第2の レジスタ700 に向けて出力する。第2のレジスタ 700 ではこれを一時記憶する。

次にインストラクションレジスタ300 に、又条件付命令を示すデータが入力されるとこれを解読し、プロセッサユニット600 に向けて出力すると共に、選択制御信号をセレクタ500 に向けて出力する。この結果、セレクタ500 では条件が前回の条件と同一の時、第2のレジスタ700 に一時記憶したデータを選択して読み出し、プロセッサユニット600 において非演算命令の条件として使用し、条件付命令を実行する。

この結果、同じ条件に対して同時ではない複数 の条件付命令を実行することができる。

(実施例)

第2図は本発明の実施例の回路の構成を示すプロック図である。

全図を通じて同一符号は同一対象物を示す。

第2図において、Fo~F₁s は各条件フラグ、ST K は上記条件フラグの1つを記憶するレジスタを 示す。

インストラクションデコーダ30に条件付命令が入力されると、その条件で使用されるフラグ名 (例えばFo) がセレクタ50において選択される。そしてFoの条件付命令であることを示す信号がレジスタ70にSTK として与えられ、セレクタ50で選択された値がレジスタ70のSTK に入力され一時記 (使される。

この時Foの値が変化する適宜命令(例えば適算 結果が正から負に変化)であったとすると、実行 ユニット60からFoに別の値(例えば"1" ー "0")が 入力されFoの値が変化する。

次に、STN という条件名を用いた条件付命令が インストラクションデコーダ30に入力されると、 インストラクションデコーダ30においてこれを解 読し、フラグ選択信号をセレクタ50に向けて送出 する。するとセレクタ50においてSTK 入力を選択 して読み出され、実行ユニット60においてSTK に よる条件付命令が実行される。この結果、最初の Foの条件と同様に実行することができる。

(発明の効果)

以上説明したように本発明によれば、同じ条件 に対して、同時ではない複数の条件付命令を実行 することが可能になる。

4. 図面の簡単な説明

第1図は本発明の原理図、

第2図は本発明の実施例の回路の構成を示すプロック図、


第3図は一例の命令の紀述を示す図、

第4図は従来例の回路の構成を示すプロック図 である。

特開平2-69826(4)

図において 700 は第2のレジスタ を示す。

代理人 弁理士 井桁 頁一




本発明の原理図 多 | 図

スラップ(1)	海草A	条件X	条件付命令 ①
* (2)	• в	٠ ٦	- ②
	:	:	

一例の命令の記述を示す図


多 3 E



本会明の実紀例の回路の 構成を示すプロッ1 圏

第2团

特別年2-69826 (5)



従来例の回路の構成を示すプロック図 第 4 図